キャッシュメモリとメインメモリの省消費電力モード制御の評価(キャッシュ及びプリフェッチ)
スポンサーリンク
概要
- 論文の詳細を見る
キャッシュメモリとメインメモリに省消費電力モードを追加することによりシステムの消費電力削減を目指す手法の研究を行った。キャッシュメモリからデータを読み込む際の特徴と命令を読み込む際の特徴の違いに着目し、異なった制御を行うことにより省消費電力制御による性能の低下を回避する。本研究の手法を用いることにより、単純な制御と比較し省消費電力と高性能の両立を達成することがわかった。
- 2007-11-21
著者
関連論文
- 非同期スイッチの試作
- 動的リコンフィギャラブルプロセッサ用コンテクスト依存型クロック制御機構(アルゴリズム理論)
- キャッシュメモリとメインメモリの省消費電力モード制御の評価(キャッシュ及びプリフェッチ)
- 動的リコンフィギャブルプロセッサにおける可変クロック機構の導入(アーキテクチャ, FRGAとその応用及び一般)
- 動的リコンフィギャブルプロセッサにおける可変クロック機構の導入(アーキテクチャ, FRGAとその応用及び一般)
- 動的リコンフィギャブルプロセッサにおける可変クロック機構の導入(アーキテクチャ, FRGAとその応用及び一般)
- 非同期スイッチチップの設計と実装(VLSIシステム)
- PCAを用いた汎用アクセラレータの検討
- PCAを用いた汎用アクセラレータの検討
- Drowsyキャッシュの効率化(集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)
- Drowsyキャッシュの効率化(低消費電力キャッシュ,集積回路とアーキテクチャの協創-プロセッサ,メモリ,システムLSI及び一般-)