3-10 シームレス切替えに対応したMP@HLデコーダLSI

スポンサーリンク

概要

• 論文の詳細を見る

• The MPEG-2 MP@HL decoder LSI has been developed for Japanese BS digital broadcast and US terrestrial digital broadcast. It can handle 1 HDTV and 1 SDTV, or 4 SDTV simulataneous decoding, and also have a decoding capability for seamless switching. The BS digital broadcast receiver is realized with 8-PSK demodulator LSI, this MPEG-2 decoder LSI and back end processing LSI which consists of video signal processor and graphics processor.

• 社団法人映像情報メディア学会の論文
• 2000-08-23

著者

• 阿部 修司

  株式会社東芝

• 稲垣 雄史

  東芝デジタルメディアエンジニアリング(株)

• 稲垣 雄史

  東芝デジタルメディアエンジニアリング株式会社

• 狩野 高志

  株式会社東芝

• 福島 道弘

  株式会社東芝

• 山内 和彦

  東芝デジタルメディアエンジニアリング株式会社

関連論文

• 1チップMPEG2 MP@ML エンコーダLSIの開発
• 1チップMPEG2 MP@ML エンコーダLSIの開発
• 1チップMPEG2 MP@MLエンコーダLSIの開発
• 1チップMPEG-2 MP@MLビデオエンコーダーLSIの開発
• ICD2000-45 DTV用MPEG2MP@HLデコーダLSI
• 3-10 シームレス切替えに対応したMP@HLデコーダLSI

スポンサーリンク