90nmディジタルCMOSプロセスハイゲイン-オフセットキャンセル-正帰還増幅器を利用した30mW12ピット50MS/sサブレンジング方式ADC(VLSI一般(ISSCC2006特集))

スポンサーリンク

概要

論文の詳細を見る
90nmディジタルCMOSプロセスにおいて12ビット50MS/sサブレンジング方式ADCを開発した。コースADCにはハイゲイン-オフセットキャンセル-正帰還増幅器を利用した7ビットADCを用いている。電源電圧0.7VにおいてENOB10.4ビット、電源電圧1.0VにおいてENOB11ビット。本ADCの消費電力はサンプリング周波数50MS/sにおいて30mWである。
2006-05-18

著者

関連論文

スポンサーリンク