90nmディジタルCMOSプロセスハイゲイン-オフセットキャンセル-正帰還増幅器を利用した30mW 12ビット50MS/sサブレンジング方式ADC

スポンサーリンク

概要

• 論文の詳細を見る
• 2006-05-18

著者

• 清水 泰秀

  ソニーlsiデザイン(株)長崎デザインセンター

• 村山 茂満

  ソニーLSIデザイン(株) 長崎デザインセンター

• 工藤 孝平

  ソニーLSIデザイン(株) 長崎デザインセンター

• 矢津田 宏智

  ソニーLSIデザイン(株) 長崎デザインセンター

• 小川 昭英

  ソニーLSIデザイン(株) 長崎デザインセンター

• 工藤 孝平

  ソニーlsiデザイン(株)長崎デザインセンター

• 村山 茂満

  ソニーlsiデザイン(株)長崎デザインセンター

• 小川 昭英

  ソニーlsiデザイン(株)長崎デザインセンター

• 矢津田 宏智

  ソニーLSIデザイン(株)長崎デザインセンター

関連論文

• 90nmディジタルCMOSプロセスハイゲイン-オフセットキャンセル-正帰還増幅器を利用した30mW12ピット50MS/sサブレンジング方式ADC(VLSI一般(ISSCC2006特集))
• 90nmディジタルCMOSプロセスハイゲイン-オフセットキャンセル-正帰還増幅器を利用した30mW 12ビット50MS/sサブレンジング方式ADC

スポンサーリンク