7.Low-k/Cu多層配線技術(<小特集>サブ100nm時代のシステムLSIとビジネスモデル)

スポンサーリンク

概要

• 論文の詳細を見る

• 現在のシステムLSIに用いられる銅(Cu)多層配線は10層に及び,チップ性能のみならずコストの支配要因となっている.サブ100nm世代の配線技術では,低誘電率層間絶縁膜(Low-k)等の新材料・プロセスの開発が性能向上を目指して進んでいるが,世代間にわたる技術の連続性を保つことがコスト上で重要である.本稿では90nm世代から導入が開始されたLow-k膜(SiOC膜)を基点として,配線容量の低減を目指したポーラス化の問題点及びこれを解決するダメージが少ない微細加工,低圧CMP(Chemical Mechanical Polish)等の新規プロセスの研究開発状況について述べる.また,低抵抗配線に関してはALD(Atomic Layer Deposition)による薄膜バリヤメタル形成技術について概説する.

• 社団法人電子情報通信学会の論文
• 2006-02-01

著者

• 小林 伸好

  (株)半導体先端テクノロジーズ第1研究部

関連論文

• 7.Low-k/Cu多層配線技術(サブ100nm時代のシステムLSIとビジネスモデル)
• 65nmノードに対応したLow-k/Cu配線プロセス (超LSI製造・試験装置ガイドブック 2004年版) -- (プロセス技術編)

スポンサーリンク