2.2 CMOS LSIにおける結晶欠陥モードの解析と対策(セッション2「故障解析2」)

スポンサーリンク

概要

• 論文の詳細を見る

• 近年,半導体デバイスの微細化,メタル配線の多層化に伴いチップ表面から回路領域の微少電流を解析する事が困難になってきている。我々は,0.35μm,CMOS LSI においてシリコン基盤の結晶欠陥に起因するI/O端子のリーク電流不良を裏面IROBIRCH法(Infrared Optical Beam Induced Resistance Change)[1]を使ってチップ背面より観測し,I/Oトランジスタのゲート付近の拡散リーク発生箇所を特定した。TEM解析の結果,リーク発生原因がシリコン結晶欠陥である事を解明し,更に,結晶欠陥を対策するためデバイスシミュレータを使って結晶欠陥のプロセス要因・メカニズムを抽出し,実デバイスを用いて検証した。

• 日本信頼性学会の論文
• 2003-05-25

著者

• 杉原 豊

  富士通株式会社会津若松工場デバイス技術部

• 伊藤 誠吾

  富士通VLSI(株)

• 桑島 敦

  富士通株式会社会津若松工場デバイス技術部

• 中村 実也

  富士通株式会社会津若松工場デバイス技術部

• 伊藤 誠吾

  富士通

関連論文

• 2.2CMOS LSIにおける結晶欠陥モードの解析と対策(セッション2「故障解析2」)(日本信頼性学会第11回研究発表会報告)
• 2.2 CMOS LSIにおける結晶欠陥モードの解析と対策(セッション2「故障解析2」)
• 3-2 SDL法を用いたLSIのダイナミック故障解析(セッション3 LSIの故障解析-2)(日本信頼性学会第17回秋季信頼性シンポジウム報告)

スポンサーリンク