システムLSI設計プラットフォーム "SOCplanner"の信頼性
スポンサーリンク
概要
- 論文の詳細を見る
大規模化,複雑化するシステムLSIを短期間で開発するために,ライブラリやCPUコア等の部品,設計ツール,設計技術を統合したシステムLSI設計プラットフォームを構築した.既に,0.18と0.13μm世代のライブラリが利用可能となっており,CPUコア,メモリ,アナログを搭載するシステムLSIの製品展開を拡大している.プラットフォームの信頼性は,デバイスレベルでは故障メカニズムに基づき,ウエハプロセスの開発段階で評価する.製品レベルの信頼性はデバイスの評価に基づいた設計ルールにより,設計段階で検証する信頼性設計方式を確立した。
- 日本信頼性学会の論文
- 2003-03-25
著者
関連論文
- システムLSI設計プラットフォーム "SOCplanner"の信頼性
- 半導体信頼性試験方法の国内外における標準化の動向
- 半導体の信頼性(FAQ)(信頼性教室)
- 半導体の信頼性(FAQ)
- 半導体の信頼性(FAQ) : 問:スクリーニングと故障メカニズム
- 半導体の信頼性(FAQ):問-初期故障の信頼性抜き取り計画
- 「半導体と信頼性」を企画して
- 半導体の信頼性(FAQ)
- 半導体の信頼性(FAQ)(信頼性教室)
- ハードはソフトに,ソフトはハードに
- 半導体の信頼性(FAQ)(信頼性教室)
- 半導体の信頼性(FAQ)(信頼性教室)
- 半導体の信頼性(FAQ)(信頼性教室)
- ワイブル分布と故障メカニズム
- ワイブル分布に基づく信頼性抜取試験方法
- 信頼性評価の時間との戦い