高速シンセサイザに用いる多係数プリスケーラ
スポンサーリンク
概要
- 論文の詳細を見る
PLL周波数シンセサイザにおいて、位相比較器の基準周波数を高くして周波数の切り換え時間を速くする方法がある。この方法を2係数プリスケーラを用いたシンセサイザで行うと、プリスケーラの出力周波数も高くなる。コントローラICチップへのインターフェイス周波数が高くなると、ドライブ電流が増えたり、より高度な実装技術が要求されることになる。そこで、高速周波数シンセサイザに多係数プリスケーラを用いることを提案する。
- 社団法人電子情報通信学会の論文
- 1995-09-05
著者
関連論文
- 窒化ガリウムE級デバイスを用いた基地局向けドハティ増幅器
- C-2-34 基地局向けJ/E級ドハティ増幅器(C-2. マイクロ波A(マイクロ波・ミリ波能動デバイス),一般セッション)
- アナログブリディストーションを用いた7GHz帯電力増幅器の開発 (基地局アンプ特集)
- C-2-21 周波数同期ループによる低位相雑音シンセサイザ(C-2.マイクロ波A(能動デバイス))
- 高速シンセサイザに用いる多係数プリスケーラ
- 高速周波数切り換えシンセサイザ