FPGAにおけるI/Oピン数とLUT数の関係に関する一考察
スポンサーリンク
概要
- 論文の詳細を見る
近年、短TAT(Turn Around Time)化要求に対し、FPGA(Field Programmable Gate Arrays)が注目されている。B-ISDN伝送処理に向いたFPGAの検討が進められているが、ここではFPGAに搭載するゲート数とピン数の関係について検討を加えたので報告する。
- 社団法人電子情報通信学会の論文
- 1995-09-05
著者
関連論文
- 帯域保証ネットワークにおけるTCPの通信効率向上のためのレート制御手法(セキュリティ・トレーシング)
- B-6-50 帯域保証ネットワークにおけるウィンドウスケーリング制御方式の実装評価(B-6.ネットワークシステム,一般セッション)
- B-6-28 帯域保証ネットワークにおけるTCPオプション制御方式の実装評価(B-6.ネットワークシステム,一般セッション)
- B-6-12 ポリサー主導型のTCPウィンドウ制御方式の実装評価(B-6. ネットワークシステム,一般セッション)
- B-6-3 ポリサー主導型のTCPウィンドウ制御方式の検討(B-6.ネットワークシステム,一般講演)
- B-6-54 エッジルータにおけるTCPフローレート制御方式の検討(B-6.ネットワークシステム,一般講演)
- L-028 エッジルータにおけるDDoS防御機能配備法に関する一検討(L.インターネット)
- マルチFPGAボード用チップ間スイッチ内蔵型FPGAのスイッチング性能評価
- B-6-43 NewRenoベースの再送制御アルゴリズム対応型のTCPレート制御方式の評価(B-6.ネットワークシステム,一般セッション)
- B-6-8 帯域保証ネットワークにおける遅延変動対応型のTCPウィンドウ制御方式の検討(B-6.ネットワークシステム,一般セッション)
- B-6-51 オープンアーキテクチャルータへのサービス機能搭載に関する検討(B-6.ネットワークシステム,一般講演)
- B-6-86 オープンアーキテクチャルータにおけるバックプレーンパケット転送方式の検討(B-6.ネットワークシステム, 通信2)
- FPGAにおけるI/Oピン数とLUT数の関係に関する一考察