アーキテクチャ検証用シミュレータCAS
スポンサーリンク
概要
- 論文の詳細を見る
DSPやASIC設計の初期段階ではターゲットアプリケーションに対する適合性を評価するため、スクラップアンドビルド的にアーキテクチャの変更が行われる。変更の度に検証に費やす時間は無視できない。そこで簡易な方法で命令の追加やアーキテクチャの変更に対応でき、上位レベルの動作を検証するためのツールCASを作成したので報告する。
- 社団法人電子情報通信学会の論文
- 1997-08-13
著者
-
小林 勉
NTTシステムエレクトロニクス研究所
-
大西 茂彦
Ntt入出力システム研究所
-
西田 享邦
Ntt
-
大西 茂彦
NTTシステムエレクトロニクス研究所
-
西田 享邦
NTTシステムエレクトロニクス研究所
関連論文
- 加入者回路用高耐圧インタフェースLSI
- 実時間MPEG-AUDIOエンコーダソフトウェア
- アーキテクチャ検証用シミュレータCAS
- CASによるDSPのプロファイリング
- 複合命令によるDP演算の高速化
- DPマッチングの演算量削減法の検討