80Mbps 3V QPSK MODEM-LSI
スポンサーリンク
概要
- 論文の詳細を見る
伝送レート80Mbps(差動40Mbps)の高速QPSK変復調を可能にするMODEM-LSIを開発した。本LSIは送信側の差動演算処理と受信側のベ一スバンド遅延検波処理を1チップに搭載している。本LSIでは0.5μmの微細CMOSプロセスの採用と電源電圧の3V化によって低消費電力化を図っており、消費電力は伝送レート80Mbps動作時で30mWと市販部品により構成した場合に比べ1/(10)以下の低消費電力化が実現できた。
- 社団法人電子情報通信学会の論文
- 1996-09-18
著者
関連論文
- C-2-33 周波数レンジ切替機能を持つ6GHz帯低電圧CMOSモノリシックLC共振型VCO
- 0.5-1V 2-GHz RF Front-end Circuits in CMOS/SIMOX〔和文〕
- 0.5-1V 2-GHz RF Front-end Circuits in CMOS/SIMOX〔和文〕 (特集:VLSI回路,デバイス技術(高速,低電圧,低消費電力)--デバイス・プロセス・RF関係)
- 2V、2GHz、低電力DDSチップセット
- IF高速バーストAGC増幅器の構成法に関する一検討
- 低スプリアスSiバイポーラ周波数逓倍器
- C-2-11 無線携帯端末搭載を目指した超低消費電力DDS-IC(株)
- 0.5-1V 2-GHz RF Front-end Circuits in CMOS/SIMOX〔和文〕 (特集:VLSI回路,デバイス技術(高速,低電圧,低消費電力)--デバイス・プロセス・RF関係)
- 可変積分器を用いた位相補間型ダイレクトディジタルシンセサイザ
- 可変積分器を用いた位相補完型ダイレクトデジタルシンセサイザIC
- C-2-21 対称構造の遅延発生器を用いた位相補間型DDS
- 80Mbps 3V QPSK MODEM-LSI
- 遅延回路を用いた位相補間型DDSの検討
- 広帯域D/Aによる二重積分器を用いた周波数シンセサイザ
- 二重積分器を用いた周波数シンセサイザの検討