622Mb/s STM-4cの終端機能を有する1チップCMOS LSIの開発

スポンサーリンク

概要

• 論文の詳細を見る

• 622Mb, sのデータレートであるSTM-4cの終端機能をCMOS1チップで実現した。本チップでは、低消費電力なCMOS Multiplexer/Demultiplexerを、今回開発した並列動作Mux/Demux方式により実現した。高速動作部の回路設計においては、LSIケースの電源および信号のインピーダンスモデルを組み込んだ高速動作部の回路Simulation手法を用い、高速動作部の回路を最適化した。本チップを用いることにより、従来4〜5チップで実現していたSTM-4cの終端機能が1チップ化され、省スペース、低コストのSDH終端ボードを実現できる。

• 1994-06-24

著者

• 大島 喜信

  日本電気(株)交換事業部

• 山口 繁徳

  日本電気株式会社交換事業部基盤技術部

• 吉永 幸太郎

  日本電気交換事業部基盤技術部

• 大島 喜信

  日本電気交換事業部基盤技術部

• 山口 繁徳

  日本電気交換事業部基盤技術部

• 森田 隆士

  日本電気(株)システムLSI推進開発本部第五回路技術部

• 森崎 茂樹

  日本電気通信システム(株)技術本部第一ハードウェア技術部

• 川名 正樹

  日本電気通信システム(株)技術本部第一ハードウェア技術部

• 古舘 豊太

  日本電気通信システム九州ハードウェア技術部

関連論文

• 交換機向け無瞬断化クロック源の試作
• スループット10Gbps対応ATM Switch LSIチップセットの開発
• 622Mb/s STM-4cの終端機能を有する1チップCMOS LSIの開発

スポンサーリンク