マルチプログラマブル分周方式によるプリスケーラPLL周波数シンセサイザ

スポンサーリンク

概要

論文の詳細を見る
現在, 移動体通信機器やマルチメディア端末機器において, 局部発振回路として用いられているPLL(Phase Locked Loop)周波数シンセサイザにはチャンネル数の増加に対応するために, 高周波数帯域への移行が求められている.一般に高い周波数帯域を扱う時, プログラマブル分周器の負担を軽減させるために, プログラマブル分周器の前段にプリスケーラ(固定分周器)を設けるプリスケーラ方式が使用される.しかしプリスケーラ方式には, 基準周波数の低下に伴う性能劣化の問題がある.そこで本論文では積極的にプリスケーラを使用してより高い周波数を扱えるようにし, プリスケーラ方式による基準周波数の低下による性能劣化をマルチプログラマブル分周器方式を導入することにより防ぎ, より高周波帯域に使用できる新しいPLL周波数シンセサイザを実現できることを示す.
1998-10-15

著者

関連論文

もっと見る

スポンサーリンク