高速リードソロモン符号復号器の一構成法

スポンサーリンク

概要

論文の詳細を見る
ディジタルVTRのデータレートで使用できる高速誤り訂正回路の構成法について提案する。訂正過程をシンドローム生成,誤り位置・評価多項式の生成,誤り位置・評価多項式の評価と訂正結果のチェック,訂正の4ステージに分けた。それぞれを1つのパイプラインで実行する4段パイプライン構造をとることにより、最大4誤り訂正または8消失訂正を最大データレート16Mbyte, secで処理できる。また,マイクロ・プログラムによって制御されるガロア体上の並列演算プロセッサが誤り位置・評価多項式の係数を生成するため、復号ストラテジに柔軟に対応できる。
社団法人電子情報通信学会の論文
1993-10-21

著者

関連論文

もっと見る

スポンサーリンク