高位合成システムによるCPLD設計
スポンサーリンク
概要
- 論文の詳細を見る
本稿では高位合成システムと, このシステムからのCPLD設計例について述べる.本システムはVerilog-HDLによる動作記述を入力とし, Verilog-HDLによるデータパス部とステートマシン部のRTL記述情報を得る.この情報より得られるRTL記述は論理合成可能であり, 配置・配線後のタイミング検証でも入力動作記述を満たす正確な結果を得ることができる.また演算器ライブラリーには, 32ビット単精度の演算器, ALU, 比較器をもつ.
- 社団法人電子情報通信学会の論文
- 2000-01-12
著者
関連論文
- ダイオードモデル評価演算回路の性能検証
- 回路シミュレーションにおける並列分散デバイスモデル評価の実装
- 選択的突然変異を用いた遺伝的アルゴリズムによるフロアプラン設計問題
- 高位合成システムによるCPLD設計
- ダイオードモデル評価演算回路の性能検証
- ダイオードモデル評価演算回路の性能検証
- A-3-19 高位合成システムにおけるスケジューリングの検討
- A-1-23 回路シミュレーション用ハードウェア・アクセラレータ"LUCAS"の開発
- PC環境での回路シミュレーション用実行時コード生成法
- 高位合成システムによるCPLD設計
- 回路シミュレーションにおける並列分散デバイスモデル評価の実装
- ハードウェアを用いたPC環境でのコード生成法アルゴリズム
- ダイオードモデル評価演算回路の性能検証
- 高位合成システムによるCPLD設計
- 選択的突然変異を用いた遺伝的アルゴリズムによるフロアプラン設計問題
- 熱相互作用を取り入れたシリコンMOSFETのサーマルブレークダウンシミュレーション