高速・高精度MOSタイミングシミュレータ
スポンサーリンク
概要
- 論文の詳細を見る
我々は、デジタルMOS回路を対象とした高速、高精度タイミングシミュレーションのための新しいMOSトランジスタモデルおよび回路遅延評価手法を提案する。本提案は、MOSトランジスタをテーブル参照の区分的線形モデルでモデル化し、それを用いてデジタルMOS回路の回路方程式を解析的に解く手法である。このモデルはサブミクロン領域のチャネル長において特徴的なキャリアドリフト速度飽和現象の影響を効果的に表現することができる。さらに基板バイアス効果も組み込んだ。それにより、高速かつ高精度な回路特性解析が可能になる。NANDゲートに適用した結果、SPICEによる結果と非常に良く一致したシミュレーション波形が高速な処理で得られた。
- 社団法人電子情報通信学会の論文
- 1995-09-13
著者
関連論文
- フラクタル次元を利用したVLSIレイアウト向きクラスタリング手法
- 屈曲ゲートを用いたレイアウト合成手法とその評価
- シｰ･オブ･セルズ型レイアウト･アｰキテクチャの提案 : 最適なセル列高さに合わせたリｰフ･セル再合成
- VLSIのリーフセル合成に関する一手法 : コンパクション方法の開発とその評価
- VLSIのリーフセル合成に関する一手法(コンパクション方法の開発とその評価)
- セル合成におけるトランジスタ配置手法
- 屈曲ゲートを用いたセルレイアウト最適化手法
- トランジスタのレイアウトモデルに柔軟性を持たせたコンパクション手法
- 高速・高精度MOSタイミングシミュレータ
- MOSトランジスタのモデル化と高速な回路シミュレｰション手法