非同期回路を用いたハード共有型SRT除算/平方根演算器
スポンサーリンク
概要
- 論文の詳細を見る
SRTアルゴリズムに基づいて、除算ならびに平方根演算をハード共布にて高速に実行する手法を提案する。on-the-fly商デジット処理とオーバラップ商決定回路を効果的こ組み合わせることによって、わずかなハード量の増加で、従来低速であった平方根の演算時間を除算と全く同一にすることができる。また、新たに提案するradix 2の商選択論理は、3ビット長の桁上げ伝搬加算器を用いながら商選択規則を対称形にでき、従来問題であった割り切れ演算に対する商の不正確さを除去できる。さらには、本研究によるアルゴリズムを非同期回路で構成したところ、55ビットの演算時間がシミュレーションで30ns以下となった。
- 社団法人電子情報通信学会の論文
- 1995-10-19