32bit Embedded RISC Core に内蔵される積和演算器の高速、小面積化の回路工夫

スポンサーリンク

概要

論文の詳細を見る
高性能かつ小面積を実現した組み込み用RISCプロセッサ向け積和演算器を開発したので報告する。乗算アレイとブースのエンコーダを1サイクルに2回使用することを特長とする。積和命令(32bit×32bit+64bit)を56.5MHzで毎サイクル、実行できる。面積は0.4μmCMOSプロセスで、2.35mm^2である。
1995-10-19

著者

関連論文

スポンサーリンク