マイクロピンを用いたベアチップ実装
スポンサーリンク
概要
- 論文の詳細を見る
コンピュータ用の論理LSIが大型化, 高集積化するに伴い, 接続端子数は増加してきている。そのためにQFP (クワッドフラットパッケージ)に代表される周辺リード型実装方式から面格子端子配置型のBGA(ボールグリッドアレイ)やCSP(チップサイズパッケージ), ベアチップ実装等へと移行しつつある。そこで我々は, 微細なピン(マイクロピン)をベアチップ上に配列したマイクロPGA(ピングリッドアレイ)という, 多端子化に対応し超高密度SMT実装に適する新しいLSI実装構造を開発したので報告する。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
関連論文
- C-12-38 65nmCMOSを用いた大容量光通信向け40-Gb/sトランシーバ(1)(C-12.集積回路,一般セッション)
- C-12-39 65nmCMOSを用いた大容量光通信向け40-Gb/sトランシーバ(2)(C-12.集積回路,一般セッション)
- TSOP2段積みによるメモリー容量2倍化の実現
- マイクロピンを用いたベアチップ実装
- 局給電対応2B1Qエコーキャンセラ方式加入者回路
- MCMの開発とコンピュータへの適用