デバイスシミュレーションの収束性向上の研究
スポンサーリンク
概要
- 論文の詳細を見る
本稿では, SOI MOS FETのようなフローティング領域を含むデバイスまで含めた半導体デバイスと回路の混合シミュレーションを行うことを目的とし, その第一ステップとして, デバイスシミュレータの収束性の向上を行った。収束性向上の手法として; 1) Newton法, 2) BiCGSTAB法, 3) 4分割コントロールボリュームによる差分係数計算, 4) バイアスリセット, を導入した。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
関連論文
- 高性能有機薄膜トランジスタ（OTFT）構造の提案
- 量子効果およびドリフト拡散を考慮したデバイスシミュレーション
- 有機薄膜トランジスタ高性能化への提案
- 心拍変動を用いた色彩環境の心身に与える影響の解析 : 性格特性・嗜好による個人差の測定
- 量子効果およびドリフト拡散を考慮したデバイスシミュレーション
- デバイスシミュレータの収束性とSOIMOSFETフローティングボデイ効果
- デバイスシミュレータの収束性とSOIMOSFETフローティングボデイ効果
- デバイスシミュレータの収束性とSOIMOSFETフローティングボデイ効果
- デバイスシミュレータの収束性とSOIMOSFETフローティングボデイ効果
- デバイスシミュレーションの収束性向上の研究