クロック遅延回路

スポンサーリンク

概要

• 論文の詳細を見る

• Multiplexer(MUX)回路では、D-F/F のデータと等しい遅延をクロックに与える遅延回路が必要である。この遅延回路はクロック周波数で動作可能なことと電源電圧等による遅延変動を補償することが要求される。今回、D-F/F内部回路と同様の構成を持つクロック遅延回路を検討したので報告する。

• 1995-03-27

著者

• 安田 禎之

  NTT LSI研究所

関連論文

• 3GHz CMOS MUX/DEMUX回路
• 704MHz,BiCMoS,ATMスイッチLSI
• 再ルーチングバンヤン網の高密度実装化
• 高速・低電力ECL/CMOS変換回路
• クロック遅延回路
• CMOSによる高速位相整合回路

スポンサーリンク