ハーフレート音声コーデック対応低消費電力16ビット固定小数点DSP

スポンサーリンク

概要

• 論文の詳細を見る

• PDC(Personal Digital Cellular)システムのハーフレートコーデックを実現するために、低消費電力16ビット固定小数点DSPを開発した。デュアルデータバス・アーキテクチャの採用により、PSI-CELP(Pitch Synchronous Innovation Code Excited Linear Prediction)アルゴリズムにおいて、積和減算の86.3%を並列に実行でき、総命令サイクルの23.1%を削減できた。デュアルデータバス採用による面積のオーバーヘッドはチップ面積の3.0%である。更に、電力消費が多いオンチップメモリとクロック系についても低消費電力回路設計を施した。本DSPの製造には、0.5μm CMOS、一層ポリシリコン、ニ層メタルのプロセスを用いた。PSI-CELPアルゴリズムは22.5MHz、1.8Vで動作し、36mWの低消費電力が実現できた。

• 社団法人電子情報通信学会の論文
• 1996-06-20

著者

• 西田 孝一

  三菱電機エンジニアリング

• 石川 和幸

  三菱電機株式会社システムLSI開発研究所

• 白石 竹虎

  三菱電機株式会社システムLSI開発研究所

• 寺岡 栄一

  三菱電機株式会社システムLSI開発研究所

• 西田 孝一

  三菱電機株式会社システムLSI開発研究所

関連論文

• ハーフレート音声コーデック対応低消費電力16ビット固定小数点DSP
• プロセッサ内蔵ROMにおける高速化の検討

スポンサーリンク