メガゲートASICのインプリメント設計

スポンサーリンク

概要

論文の詳細を見る
メガゲートASICの効果的な設計手法の実例を述べる。ASICの論理設計は、HDLの採用により効率的な設計が可能となってきているが、大規模化により論理Fixを短期間で完了させることは困難になってきている。さらに、インプリメント設計(論理合成&レイアウト)期間は論理設計の品質に依存することが多く、ASICの総設計期間は大規模化により長期化する傾向にある。時には論理設計とインプリメント設計の繰返しにより、収束見通しがつけられないケースも予測される。この問題は、インプリメント設計のスタートとなるフロアプランを早期に完成させ、論理設計とコンカレントにインプリメント設計を進める事で解決できる。今回、この手法を1.5メガゲートのゲートアレイ3Chipの開発に適用する事でその効果を確認した。
1998-09-22

著者

関連論文

スポンサーリンク