Speculative Execution by Compiler Supported Branch Prediction Hardware

スポンサーリンク

概要

• 論文の詳細を見る

• 本報告ではコンパイラによって制御されるハードウェア分岐予測機構を用いて効率的な投機的命令実行を実現する手法を示す.スーパスカラ・プロセッサ,スーパパイプライン・プロセッサなどの命令レベル並列処理を利用するプロセッサにおいて命令多重度を充足するためのオブジェクト・コード最適化が大きな問題である.そして, オブジェクト・コード最適化にもっとも障害となっているのが制御依存による先行制約である.投機的命令実行は制御依存の影響を軽減するための有効な手段であるが,それは正しい命令を選択し投機的に実行したときのみである.本報告ではソフトウエアにより制御可能な分岐予測機構をプロセッサ内に導入することで非常に高い確度で有効な投機的命令実行が可能であることを示す.

• 社団法人電子情報通信学会の論文
• 1996-05-16

著者

• Dutt N

  Univ. California Irvine Usa

• Dutt Nikil

  Department Of Information And Computer Science University Of California

• Hironaka Tetsuo

  広島市立大学情報工学科

• Halambi Ashok

  Department of Information and Computer Science, University of California

• Nicolau Alex

  Department of Information and Computer Science, University of California

• Nicolau Alex

  Department Of Information And Computer Science University Of California

• Halambi Ashok

  Department Of Information And Computer Science University Of California

• Hironaka Tetsuo

  Hiroshima City Univ. Hiroshima‐shi Jpn

関連論文

• Memory Data Organization for Low-Energy Address Buses(Low-Power System LSI, IP and Related Technologies)
• Speculative Execution by Compiler Supported Branch Prediction Hardware
• Speculative Execution by Compiler Supported Branch Prediction Hardware

スポンサーリンク