アナログLSIの測定精度,歩留,テスト時間の関係(VLSI設計とテスト)
スポンサーリンク
概要
- 論文の詳細を見る
LSIは集積度の向上のスピードが速く回路規模が大きくなるにつれて,LSIの量産テストでのテスト時間が長引きテストコストの上昇がLSIの製造コストに大きく影響を与えている.実際のアナログLSIのテスト結果からテスト時間を短縮し,歩留を向上しテストコストを低減するため,アナログテストの精度の改善がどの程度テスト時間とテスト歩留に影響を与えるかを実測データから実証的に確かめるものである.
- 社団法人電子情報通信学会の論文
- 2004-02-13
著者
関連論文
- 同時多重に発生する過渡故障を考慮した高信頼化順序回路(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- CMOS LSIのESD/Latch-up故障の解析 : 実データでの故障モード解析(故障診断,VLSI設計とテスト及び一般)
- 同時多重に発生する過渡故障を考慮した高信頼化順序回路(ディペンダブルコンピュータシステムとセキュリティ技術及び一般)
- 同時多重に発生する過渡故障に耐性を持つ順序回路の提案と評価(ディペンダブルコンピューティングシステム及び一般)
- 同時多重に発生する過渡故障に耐性を持つ順序回路の提案と評価(ディペンダブルコンピューティングシステム及び一般)
- アナログLSIの測定精度,歩留,テスト時間の関係(VLSI設計とテスト)