自動論理合成システムにおける部分回路切り出し機能

スポンサーリンク

概要

論文の詳細を見る
VLSIのような大規模デジタルシステムの機能及び論理設計レベルからの設計効率の向上を目的として、我々はレジスタ転送レベルのハードウェア設計言語H^2DLから論理回路を自動生成する自動論理合成システムを開発してきた。このようなシステムを利用して高品質の論理回路を設計するためには、回路の一部分をPLA化する等の設計者の要求に柔軟に対応する必要がある。一般にPLA化部分の決定は、レジスタ転送レベルの記述の段階では困難であるため、設計者が論理合成の過程で適宜回路を評価し、試行錯誤を行うことが望ましい。ここでは設計者の要求に柔軟に対応できる回路設計手法を実現するための基本ツールとなる部分回路の切り出し機能について述べる。
一般社団法人情報処理学会の論文
1989-03-15

著者

関連論文

スポンサーリンク