仮想並列計算機ADENA4システムの形式的実装
スポンサーリンク
概要
- 論文の詳細を見る
現在、仮想並列計算機ADENA4システムを開発中で、その核となる部分を実装したところである。このシステムの開発においては、微妙に異なる数々のアーキテクチャのADENA4システムの性能評価をこのシステムにて容易にできることを狙ってC++などのプログランミング言語より抽象度がより高い仕様記述言語VDMを用いて簡潔かつ正確に仕様記述し、IFAD VDM-SL ToolboxとC++Code Generatorというツールを用いてVDM言語で仕様記述し、そしてそのVDM仕様記述をC++プログラムに自動変換してインプリメントする開発手法を取った。これにより、仕様変更に容易かつ迅速に対応できるADENA4シミュレータを効率的に実現することが可能となった。
- 一般社団法人情報処理学会の論文
- 1996-09-04