アナログLSI設計のためのペア性抽出エキスパートシステムの開発

スポンサーリンク

概要

• 論文の詳細を見る

• VLSIの需要が高まるにつれて、その設計工程の短縮が望まれるようになっている。その原因の1つとして、受注形態の変化が挙げられる。従来は、限られた種類の統一規格LSI(汎用LSI)が需要のほとんどであったのが、現在は、多種類の特殊用途LSI(ASIC)に需要が移行している。そうなると、メーカー側は多種類のLSIを少量生産することになる。しかし、少量とはいえ複雑で大規模なLSIを、限られた人員、設備で生産するとなると、単価は割高となってしまう。かつ、半導体の製造は迅速さを要求される。これらの理由により、LSIを短期間で経済的にみあうように実現させるための、計算機による設計支援が望まれるようになった。現在、LSIの設計を行なう場合、CADは不可欠である。しかしながら、LSIの設計において、特にアナログ回路の場合には、熟練設計者の専門的知識や経験から生まれる直感、コツといったノウハウを必要としており、従来のアルゴリズム的手法では電気的に不具合や、配線ができない等の箇所を生じスペックを満足できない。そこで、計算機上に専門家の知識を組み込めるということから、エキスパートシステム(以下、ES)による支援を検討した。設の中で、最も専門的知識が反映され易いレイアウト設計ESの開発を行なった。しかしながら、レイアウトを行なう時の制約条件の1つとして必要不可欠である、"ペア性"情報を入力するには、専門家に回路図から抽出してもらい、それをデータ変換するという手間がかかる。そこで、我々は、レイアウト設計ESへの"ペア性"情報の自動入力を目的としたESの開発をした。本稿では、"ペア性"情報を抽出するESについて述べる。

• 一般社団法人情報処理学会の論文
• 1991-02-25

著者

• 山口 隆

  株式会社東芝 システム・ソフトウェア技術研究所

• 濱田 進

  (株)東芝研究開発センターシステム・ソフトウェア生産技術研究所

• 宇賀神 和美

  (株)東芝システム・ソフトウェア技術研究所

• 山口 隆

  株)東芝システム・ソフトウェア技術研究所

• 菅田 誠

  (株)東芝小向工場

• 濱田 進

  (株)東芝システム・ソフトウエア技術研究所

• 濱田 進

  (株)東芝 研究開発センター

関連論文

• 事例ベース推論によるエラー補修と知識獲得
• 設計実験における実験方法の検討と作図過程の分析
• アナログLSI設計のためのペア性抽出エキスパートシステムの開発(2)
• アナログLSI設計のためのペア性抽出エキスパートシステムの開発
• 第3世代ESシェル(ARES)を使用した論理回路検証システム

スポンサーリンク