並行設計を考慮したプリント基板の配線パターン検証方法
スポンサーリンク
概要
- 論文の詳細を見る
大規模な論理回路のコンピュータ等を開発する場合、図1に示すように、プラッタ、パッケージ(PK)、LSIのように、階層設計されることが多い。このため、高速化、高密度化が要求されるプリント基板では、階層間に渡る実装設計をチェックする必要がある。また、プラッタおよび複数のパッケージの実装設計段階には、設計完了前、設計完了後、設計完了後の論理変更等があり、並行設計されている。本論文では、プラッタおよびパッケージにおいて、階層間渡りする配線パターンを、各設計段階の最新状態を用いてチェックすることにより、実装設計工数の削減を図ったことについて述べる。
- 一般社団法人情報処理学会の論文
- 1990-03-14