VLSI階層的レイアウトのための回路分割プログラム
スポンサーリンク
概要
- 論文の詳細を見る
LSIの大規模化に伴なうレイアウト処理時間・設計複雑度増大に対処するものとして階層的レイアウト手法が近年広くとりあげられている。階層的レイアウト手法によって設計を行なう場合、設計者はまず最初に回路全体のブロック構成、即ち回路の階層構造を検討する。通常は回路のシステムを構成する各機能をそれぞれ一つのブロックとして階層構造を構築するが、システムが大規模になりそれぞれの論理回路ブロックの規模が増大してくるとレイアウトを一括に行なうことが困難になるため、さらに小さなブロックへ細分する事が必要となってくる。本報告ではVLSI階層的レイアウトを行なう際の回路分割処理を自動的に行なうためのプログラムについて、その処理概要特に高速化手法について詳しく述べる。
- 一般社団法人情報処理学会の論文
- 1986-10-01
著者
関連論文
- POSデータを利用したクラス別業績貢献ファクターの分析支援システム
- ワークフロー管理システム「Flowmate」(1) : 全体構想
- ペンコンピュータを用いた渉外活動支援システムにおける一入力方式
- 顧客操作型端末向けオブジェクト指向モデルの構築
- 営業店特性分析による業績評価方式の提案
- 自動プログラミングのためのソフト開発環境の提案 : 業務仕様構築支援機能の開発
- 帳票ベースのOAソフト生成システムの基本構成
- 資産負債総合管理(ALM)システムにおける財務シミュレーション機能の設計思想
- 高機能ワークステーション向け構造エディタPARSEの開発
- 構造エディタ生成系を用いたS-PL/H用構造エディタPARSEの開発
- VLSI階層的レイアウトのための回路分割プログラム