Evaluation of Cache Memory as FIFO Buffer (「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2003))

スポンサーリンク

概要

• 論文の詳細を見る

• Conventional caches are not always effective when a running program exhibits little locality in memory accesses. To utilize a large cache memory in today's processors, we propose a built-in FIFO buffer based on a concept of reconfigurable caches where a cache memory is dynamically divided into several partitions. The FIFO mechanism is implemented with small additional hardware, avoid memory fragmentation, and improve performance of data accesses.

• 一般社団法人情報処理学会の論文
• 2003-03-10

著者

• Tanaka K

  School Of Information Science Japan Advanced Institute Of Science And Technology:"information A

• Tanaka Kiyofumi

  School Of Information Science Japan Advanced Institute Of Science And Technology:"information A

• Khalid Khairuddin

  School Of Information Science Japan Advanced Institute Of Science And Technology

関連論文

• Implementation of FIFO Buffer Using Cache Memory (デザインガイア2002--VLSI設計の新しい大地を考える研究会 テーマ:チップマルチプロセッサおよび一般)
• Evaluation of Cache Memory as FIFO Buffer (「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2003))

スポンサーリンク