命令並列処理機構を意識したスケジューリングを支援するレジスタ構成とその効果
スポンサーリンク
概要
- 論文の詳細を見る
RISCプロセッサにおける性能低下の要因である主記憶アクセスレイテンシの問題を解決するレジスタ構成としてQueue Register方式を提案した.QUeue Registerは,主記憶アクセスレイテンシを隠蔽するという方針のもと命令並列処理機構を活用して高性能を実現可能とするコードスケジューリングであるモジュロスケジューリングを支援し,キャッシュあふれを起こす大規模数値処理においても,RISCプロセッサの高い処理性能を引き出す.Livermore14ループで本方式の効果を評価した結果,従来アーキテクチャに対して平均で1.50〜2.63倍の性能向上見込みを得た.また,Queue Register方式は,従来から同様の目的で提案されている他のレジスタ構成方式よりも高性能を実現できる.
- 一般社団法人情報処理学会の論文
- 1994-04-15
著者
関連論文
- 業務モニタリング技術の提案
- 並列計算機SR2201の方式と評価
- 命令並列処理機構を意識したスケジューリングを支援するレジスタ構成とその効果
- ハイパクロスバネットワークの通信性能評価
- クラスタ型ベクトル並列スーパコンピュータS-3000クラスタシステムのアーキテクチャと特性評価