順序回路における一時故障を対象とした故障シミュレーションのヒューリスティックの評価について

スポンサーリンク

概要

• 論文の詳細を見る
• 2012-06-25

著者

• 高田 大河

  九州大学 大学院システム情報科学府 情報工学専攻

• 松永 裕介

  九州大学 大学院システム情報科学研究院

• 吉村 正義

  九州大学 大学院システム情報科学研究院

関連論文

• LUT段数最小かつ個数極小なLUT型FPGA向けテクノロジ・マッピング(デザインガアイ2006-VLSI設計の新しい大地を考える研究会)
• LUT段数最小かつ個数極小なLUT型FPGA向けテクノロジ・マッピング(論理・回路設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• LUT段数最小かつ個数極小なLUT型FPGA向けテクノロジ・マッピング(論理・回路設計,デザインガイア2006-VLSI設計の新しい大地を考える研究会)
• 順序回路における一時故障を対象とした故障シミュレーションのヒューリスティックの評価について
• 順序回路における一時故障を対象とした故障シミュレーションのヒューリスティックの評価について

スポンサーリンク