入力段バッファに負帰還を用いたCFOAの利得ピークとその低減に関する一考察
スポンサーリンク
概要
- 論文の詳細を見る
- 2001-12-10
著者
関連論文
- サンプルホールド回路を用いたPLL周波数シンセサイザの高速ロックアップに関する一検討
- ループフィルタ切り替え方式によるPLL周波数シンセサイザの高速ロックアップに関する一検討
- PLLシンセサイザの高速ロックアップに関する一検討
- クロックフィードスルー誤差電流を低減した高速動作可能なスイッチトカレント回路の一構成法
- スイッチトカレント回路の実回路におけるクロックフィードスルー再現手法とその応用
- 地上ディジタル放送向けアクティブ・インダクタ負荷LNAの出力範囲拡大に関する一検討
- MOSFETを用いた製造ばらつきの影響を受けにくい全波整流回路の構成に関する一検討
- 2段パイプライン量子化器を用いたΔΣ変調器におけるDACの削減
- フィルタ特性選択型5Gb/sアダプティブイコライザ
- 高速データ伝送に用いるイコライザに関する一検討