回路評価回路の並列化手続きとしての性質について
スポンサーリンク
概要
- 論文の詳細を見る
It is shown here that if NC=P, NC hierarchy collapses. We give two proofs for it. From the point of view of circuit for circuit evaluation, the assumption NC=P implies that any polynomial size circuit can be transduced into a polynomial size and poly-log depth circuit. Such a parallelization property can be applied not only for uniform circuits but also for non uniform circuits. This interesting property suggests that the assumption NC=P would be false.
- 社団法人 電気学会の論文
- 2006-02-01
著者
関連論文
- チューリング機械をシミュレートする再帰型高次結合ニューラルネットワークの精度について
- RHONによるチューリング機械シミュレータの構成とその簡略化について
- 再帰型高次結合ニューラルネットワークの計算能力について
- 高次Elman型ニューラルネットワークによる有限オートマトン同定問題の近似解法
- GAを用いた有限オートマトン同定問題の解法
- 再帰型高次結合ニューラルネットワークによる文脈自由言語の認識
- 再帰型高次結合ニューラルネットワークによる正規言語の学習
- 再起型高次結合ニューラルネットワークによるオートマトンの実現に関する研究
- ネットワーク機器の負荷を軽減するフィルタリングルール再構成法(インターネット)
- チューリング等価なニューラルネットワークの簡略化(バイオサイバネティックス, ニューロコンピューティング)
- 回路評価回路の並列化手続きとしての性質について
- D-1-5 候補表アルゴリズムによる文脈自由言語の並列構文解析