拡散層上への埋め込みメタル技術を用いた0.25μm DRAM混載 Logic プロセス

スポンサーリンク

概要

• 論文の詳細を見る
• 1997-06-05

著者

• 黒田 英明

  ソニー(株)セミコンダクターネツトワークカンパニー テクノロジー開発本部

• 黒田 英明

  ソニー(株)

• 伊藤 信一

  ソニー(株)

• 大内 紀和

  ソニー(株)

関連論文

• SBT膜と新構造スタックセルを用いた4Mb FeRAM(デバイス/回路動作 : 強誘電体薄膜とデバイス応用)
• 拡散層上への埋め込みメタル技術を用いた0.25μm DRAM混載 Logic プロセス

スポンサーリンク