ウェーブパイプライン化による高速冗長符号積和演算器の設計
スポンサーリンク
概要
- 論文の詳細を見る
- 2003-11-27
著者
-
田中 清史
北陸先端科学技術大学院大学
-
山本 達也
北陸先端科学技術大学院大学 情報科学研究科
-
田中 清史
北陸先端科学技術大学院大学情報科学研究科:科学技術信仰事業団さきがけ研究21「機能と構成」領域
関連論文
- 線形ページアドレス予測によるTLBプリローディング
- 組込みプロセッサ向けデータキャッシュ制御方式の検討
- バイナリ変換によるデータプリフェッチのためのハードウェア削減手法
- 動的コード最適化システムによる逐次データプリフェッチ手法(キャッシュ及びプリフェッチ)
- ソフトウェアトレース生成による動的最適化の予備評価(ARC-10:動的最適化とプロセッサ応用,2006年並列/分散/強調処理に関する『高知』サマー・ワークショップ(SWoPP 高知2006))
- ハードウェア解析システムによるバイナリコードの動的最適化(一般セッションA プロセッサ・アーキテクチャI)
- 分散共有メモリにおける適応型ディレクトリ方式の定量的評価
- 適応型ディレクトリによるキャッシュ一貫性管理方式
- 適応型ディレクトリによるキャッシュ一貫性管理方式
- 演算部再構成可能高機能メモリコントローラの評価(高速化技法, デザインガイア-VLSI設計の新しい大地を考える研究会-)
- 高速フィルタリングを支援する高機能メモリコントローラ(アーキテクチャ全般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- ストライドデータアクセスによる主記憶データベースの問合せ処理の評価(高性能システム)(夏のデータベースワークショップDBWS2004)
- ストライドデータアクセスによる主記憶データベースの問合せ処理の評価(セッション5B : 高性能システム)(夏のデータベースワークショップ : DBWS2004)
- ストライドデータアクセスによる主記憶データベースの問合せ処理の評価
- ウェーブパイプライン化による高速冗長符号積和演算器の設計(アーキテクチャ一般及びチップマルチプロセッサ)(デザインガイア2003 : VLSI設計の新しい大地を考える研究会)
- ウェーブパイプライン化による高速冗長符号積和演算器の設計
- 主記憶データベース向け高機能メモリコントローラの実現方式
- リアルタイムOSにおける適応型スケジューリング方式
- リアルタイムOSにおける適応型スケジューリング方式
- 組込みプロセッサ向けキャッシュフィル制御方式
- 特集「組込みシステム工学」の編集にあたって
- 密結合メモリを利用したリアルタイムタスクの実行時間変動の抑制 (コンピュータシステム)
- 高位合成に最適化されたコデザイン手法 : Androidプラットフォームへの適用(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)
- 高位合成に最適化されたコデザイン手法 : Androidプラットフォームへの適用(システムレベル設計,デザインガイア2011-VLSI設計の新しい大地-)
- 密結合メモリを利用したリアルタイムタスクの実行時間変動の抑制(理論とアルゴリズム,デザインガイア2011-VLSI設計の新しい大地-)
- 密結合メモリを利用したリアルタイムタスクの実行時間変動の抑制
- 実行時間の変動を利用するリアルタイムスケジューリング
- 実行時間の変動を利用するリアルタイムスケジューリング
- 適応型リアルタイムスケジューリングのための実行時間の見積法
- Java仮想マシンを搭載した再構成可能なシステムのためのリソースシェアリング手法 : インスタンス生成タイミングでの再構成(動作合成(1),デザインガイア2012-VLSI設計の新しい大地-)
- 実行時間の変動を利用するリアルタイムスケジューリング(スケジューリング・省電力,組込み技術とネットワークに関するワークショップETNET2013)
- 実行時間の変動を利用するリアルタイムスケジューリング(スケジューリング・省電力,組込み技術とネットワークに関するワークショップETNET2013)