藤上 義弘 | 電子情報工学科

スポンサーリンク

概要

• 藤上 義弘の詳細を見る
• 同名の論文著者
• 電子情報工学科の論文著者

電子情報工学科 | 論文

• SA-2-8 VDECによる1.2μm 300MHz PLLの試作
• オンチップクロック生成PLLの低ジッタ・小面積化設計
• ダイナミック回路による低消費電力位相周波数比較器の検討
• 3モード制御による高速タイミング再生PLL
• 高速PLL/DLLの技術動向

もっと見る

スポンサーリンク