ディレクトリの余剰エントリを利用したCMP向け分散キャッシュの効率化 (コンピューティングシステム Vol.5 No.3)

スポンサーリンク

概要

• 論文の詳細を見る

著者

• 藤枝 直輝

  東京工業大学大学院情報理工学研究科

関連論文

• Cell BE機能レベルシミュレータの設計と実装(ARC-11 : シミュレータおよびコンテスト報告,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• MIPSシステムシミュレータSimMipsを活用した組込みシステム開発の検討(開発支援・開発手法)
• マルチコアにおけるオーバーヘッド解析を用いたキャッシュコアの最適化(組込みシステムプラットフォーム)
• 多機能メニーコアにおけるデータ供給を支援するキャッシュコアの提案(マイクロプロセッサ)
• シンプルで効率的なメニーコアアーキテクチャの開発(コンパイラ技術およびメニーコアアーキテクチャ)
• 二重分岐ヒントを考慮したソフトウェア分岐予測の可能性検討(プログラム解析,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• マルチコアにおけるオーバーヘッド解析を用いたキャッシュコアの最適化 (計算機アーキテクチャ 組込みシステム)
• マルチコアにおけるオーバーヘッド解析を用いたキャッシュコアの最適化(組込みシステムプラットフォーム)
• マルチコアにおけるオーバーヘッド解析を用いたキャッシュコアの最適化(組込みシステムプラットフォーム)
• 教育・研究に有用なMIPSシステムシミュレータSimMips
• 二重分岐ヒントを考慮したソフトウェア分岐予測の可能性検討(プログラム解析,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2008))
• 多機能メニーコアにおけるデータ供給を支援するキャッシュコアの提案(マイクロプロセッサ)
• 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
• 極めて低コストで効率的なVDECチップ試作・検証システムの開発と応用
• メニーコアアーキテクチャ研究のためのスケーラブルなHW評価環境ScalableCoreシステム
• 3M-6 CMPの逐次性能向上を目指すCoreSymphonyアーキテクチャ(プロセッサアーキテクチャ,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• 4N-7 洗練されたソフトウェア分岐予測の実現をめざす分岐命令プロファイリング手法(マルチスレッドと分岐予測,学生セッション,アーキテクチャ)
• CMP向け分散キャッシュにおけるキャッシュパーティショニング方式
• FPGAによる高速で扱いやすいLCD表示器の実装と評価(マルチFPGAシステム,FPGA応用及び一般)
• FPGAによる高速で扱いやすいLCD表示器の実装と評価(マルチFPGAシステム,FPGA応用及び一般)
• FPGAによる高速で扱いやすいLCD表示器の実装と評価(マルチFPGAシステム,FPGA応用及び一般)
• ディレクトリの余剰エントリを利用したCMP向け分散キャッシュの効率化 (コンピューティングシステム Vol.5 No.3)
• Network Performance of Multifunction On-chip Router Architectures (コンピュータシステム)
• 高機能ルータアーキテクチャのネットワーク性能(ネットワークオンチップ,デザインガイア2012-VLSI設計の新しい大地-)
• ネットワークオンチップにおける仮想チャネル利用法の再考(ネットワークオンチップ,デザインガイア2012-VLSI設計の新しい大地-)

もっと見る 閉じる

スポンサーリンク