ペトリネットシミュレーションの高速化を指向した接続行列の一生成法 (回路とシステム)

スポンサーリンク

概要

• 論文の詳細を見る
• 2011-11-17

著者

• 近藤 真史

  岡山県立大学大学院情報系工学研究科

関連論文

• Stochastic Timed Petri Net でモデル化した大規模論理回路の性能評価ツール
• リングセグメント型Globally Asynchronous Locally Synchronous Systemの構成法(ネットワークオンチップ,システムオンシリコンを支える設計技術)
• 時間ペトリネットでモデル化された非同期システムに対するモデル検査ツールUPPAALの適用
• ペトリネットシミュレーションの高速化を指向した接続行列の一生成法 (回路とシステム)
• ペトリネットシミュレーションの高速化を指向した接続行列の一生成法 (システム数理と応用)
• AS-1-2 GALSシステムを対象としたペトリネットシミュレーションにおけるアービタのモデル化(AS-1.モデリングとシミュレーションの最新動向,シンポジウムセッション)
• ペトリネットシミュレーションの高速化を指向した接続行列の一生成法(グラフ,ペトリネット,ニューラルネット,及び一般)
• ペトリネットシミュレーションの高速化を指向した接続行列の一生成法(グラフ,ペトリネット,ニューラルネット,及び一般)
• Globally Asynchronous Locally Synchronous Systemにおける非同期バスの一構成法(計算機システム)

スポンサーリンク