反例と設計分割に基づく高位設計に対する効率的な設計修正支援手法 (VLSI設計技術)

スポンサーリンク

概要

• 論文の詳細を見る
• 電子情報通信学会の論文
• 2011-05-18

著者

• 原田 裕基

  東京大学大学院工学系研究科電気系工学専攻

関連論文

• 充足可能性判定に基づくシステムレベルデバッグ支援手法におけるバグモデルの導入による効率化 (VLSI設計技術)
• 充足可能性判定に基づくシステムレベルデバッグ支援手法におけるバグモデルの導入による効率化
• 1M-5 ワードレベル論理式の充足可能性判定問題を利用したシステムレベル設計デバッグ支援手法(モデリング・上流設計,学生セッション,アーキテクチャ,情報処理学会創立50周年記念)
• システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバック,組込技術とネットワークに関するワークショップETNET2009)
• システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバック,組込技術とネットワークに関するワークショップETNET2009)
• システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバッグ,組込技術とネットワークに関するワークショップETNET2009)
• システムレベル設計における並列動作の同期に関するデバッグ支援手法(デバッグ,組込技術とネットワークに関するワークショップETNET2009)
• 反例と設計分割に基づく高位設計に対する効率的な設計修正支援手法 (VLSI設計技術)
• 反例と設計分割に基づく高位設計に対する効率的な設計修正支援手法(検証技術,システム設計及び一般)

スポンサーリンク