高基数に基づく選択型高速除算器の構成
スポンサーリンク
概要
- 論文の詳細を見る
本論文では, 高基数に基づく選択型高速除算器を提案する. 本除算器では, 各列の遅延時間の減少を目的として, ボローセーブとBLAという新たな減算の高速化手法を用いる. また, 高基数による各列の遅延時間の増加の問題を解決するために, 各商ディジットの演算を並列に行い, それぞれの最上位ボロー信号から部分剰余を容易に選択するといった選択型高速除算器の構成法を提案する. 最後に, 遅延時間を単位ゲート遅延を用いて算出し, VLSI設計システムPARTHENONを用いてVLSI評価を行う. その結果, 基数がXの場合, ボローセーブとBLAの高速化手法を用いたセル配列除算器に対して, ほぼlog_2X倍の高速化が図れることを明らかにする.
- 1997-06-26
論文 | ランダム
- Dynamic Scaling of Impedance Diagram in Ag_3SI
- Studies on Bluing Effect in the Petals of Red Rose VII. : Cytological Observation on the Epidermal Cells of Bluing Petals Incorporated into the Miscellaneous-type.
- X線光電子分光分析装置 (最新金属分析装置ガイド)
- 子宮内膜症性嚢胞の経過観察中に形態が変化し卵巣癌と診断された3例
- 日本の労働組合は生き残れるか (日本はどっちだ)