高基数に基づく選択型高速除算器の構成
スポンサーリンク
概要
- 論文の詳細を見る
本論文では, 高基数に基づく選択型高速除算器を提案する. 本除算器では, 各列の遅延時間の減少を目的として, ボローセーブとBLAという新たな減算の高速化手法を用いる. また, 高基数による各列の遅延時間の増加の問題を解決するために, 各商ディジットの演算を並列に行い, それぞれの最上位ボロー信号から部分剰余を容易に選択するといった選択型高速除算器の構成法を提案する. 最後に, 遅延時間を単位ゲート遅延を用いて算出し, VLSI設計システムPARTHENONを用いてVLSI評価を行う. その結果, 基数がXの場合, ボローセーブとBLAの高速化手法を用いたセル配列除算器に対して, ほぼlog_2X倍の高速化が図れることを明らかにする.
- 1997-06-26
論文 | ランダム
- たまには物理カンタービレ(21)ブルックグリーン組曲
- 「対米外交力」の源泉とは何か--ヴェトナム戦争をめぐる英仏の同盟外交から考える
- 海洋開発におけるリスク概念の検討と新保険市場の可能性(政策科学)(故栗林政雄教授追悼記念小特集『リスクと保険』)
- 経済システムの規定的要因に関する一考察 : 韓・日・米の輸出入銀行金融支援システムの比較を通じて
- 「小さな政府」論の理論基盤--現代新古典派経済学の検討