電源/グランドTSVを含む三次元積層型電源分配回路網のブロックLIMによる効率的な過渡解析

スポンサーリンク

概要

論文の詳細を見る
本稿では,電源/グランドシリコン貫通ビア(P/G TSV : Power/Ground Through Silicon Via)を含むチップ内電源分配回路網に対してブロックLIM(Latency Insertion Method)を適用し,過渡解析を行う.相互インダクタンスや相互キャパシタンスなどの結合素子を多く含む回路構造に対して有用な手法としてブロックLIMが提案されている.P/G TSVを含むチップ内電源分配回路網は,相互結合素子を含む等価回路網としてモデル化されるため,ブロックLIMを用いて効率よく解析することが出来る.数値結果では,電源/グランドTSVを含むチップ内電源分配回路網のシミュレーションに対して,ブロックLIMがHSPICEよりも計算コストを削減することができることを示す.
一般社団法人電子情報通信学会の論文
2013-09-19

著者

関連論文

スポンサーリンク