高速ビタビ復号の先見ACS計算レイテンシ削減手法(研究速報)
スポンサーリンク
概要
- 論文の詳細を見る
ビタビアルゴリズムのACS計算先見処理による高速な畳込み符号の復号において,拘束長Kに対して先見ステップ数MがK-1の整数倍のときにレイテンシを低減する手法を提案する.
- 2013-09-01
著者
関連論文
- 専用プロセッサ設計のためのレジスタ数を考慮した命令セット評価手法(組込技術とネットワークに関するワークショップETNET2006)
- 専用プロセッサの命令セット評価の高速化手法(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 専用プロセッサの命令セット評価の高速化手法(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 専用プロセッサの命令セット評価の高速化手法 (デザインガイア 2004--VLSI設計の新しい大地を考える研究会)
- 専用プロセッサ設計のためのレジスタ数を考慮した命令セット評価手法(組込技術とネットワークに関するワークショップETNET2006)
- 専用プロセッサ設計のためのレジスタ数を考慮した命令セット評価手法(組込技術とネットワークに関するワークショップETNET2006)
- 専用プロセッサの命令セット評価の高速化手法(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 専用プロセッサの命令セット評価の高速化手法(アーキテクチャ)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 動画像コーデックにおける主観的画質改善のための空間的不均一誤り保護(映像符号化,システム及び一般)
- 条件依存処理の実行確率を考慮した消費電力削減および二重電源電圧への応用(高位・論理設計,デザインガイア2009-VLSI設計の新しい大地)
- 条件依存処理の実行確率を考慮した消費電力削減および二重電源電圧への応用(高位・論理設計,デザインガイア2009-VLSI設計の新しい大地-)
- LSIのデータ通信消費電力を削減するリソースバインディング手法(高位・論理設計,デザインガイア2009-VLSI設計の新しい大地)
- LSIのデータ通信消費電力を削減するリソースバインディング手法(高位・論理設計,デザインガイア2009-VLSI設計の新しい大地-)
- LSIのデータ通信消費電力を削減するリソースバインディング手法(消費電力2,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- LSIのデータ通信消費電力を削減するリソースバインディング手法(消費電力2,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- LSIのデータ通信消費電力を削減するリソースバインディング手法(消費電力2,デザインガイア2007-VLSI設計の新しい大地を考える研究会-)
- 高速ビタビ復号の先見ACS計算レイテンシ削減手法(研究速報)
- 低消費電力シンドローム基本方程式求解アーキテクチャ(研究速報)
- 先見近傍解生成による焼きなまし法の並列化手法(最適化,デザインガイア2012-VLSI設計の新しい大地-)
- 先見近傍解生成による焼きなまし法の並列化手法(最適化,デザインガイア2012-VLSI設計の新しい大地-)