26-3 JPEG対応1チップMPEG-2コーデックLSIの開発
スポンサーリンク
概要
- 論文の詳細を見る
A newly developed single-chip MPEG-2 Codec LSI is briefly described. This LSI is able to encode/decode video signals based on MPEG-2 MP@ML standard. Other important features include JPEG encoding/decoding functions. Only two-chip SDRAMs are required as external memories to achieve these functions and clock frequency is 54MHz.
- 社団法人映像情報メディア学会の論文
- 1998-10-29
著者
-
新井 英雄
(株)日立製作所システムlsi開発センタ
-
高橋 将
(株)日立製作所デジタルメディア開発本部
-
坪井 幸利
(株)日立製作所システムLSI開発センタ
-
奧 万寿男
(株)日立製作所マルチメディアシステム開発本部
-
奥 万寿男
日立
-
奥万 寿男
(株)日立製作所マルチメディアシステム開発本部
関連論文
- 2)S-VHS VTR用ロータリプリアンプシステム(画像情報記録研究会)
- S-VHS VTR用ロータリプリアンプシステム
- 7)S-VHS VTR用ディジタルカラーエンハンサ(〔画像情報記録研究会コンシューマエレクトロニクス研究会〕合同)
- S-VHS・VTR用ディジタルカラーエンハンサ
- 3)S-VHS VTR内蔵型タイムベースコレクタ(画像情報記録研究会)
- 6-8 S-VHS VTRの高画質信号処理方式
- S-VHS VTR内蔵型タイムベースコレクタ
- オーディオアクセラレータ内蔵型MPEG-2 CODEC LSI(次世代テレビ方式および一般)
- 低電力MPEG2コーデックLSI
- 26-3 JPEG対応1チップMPEG-2コーデックLSIの開発