プロセスばらつきに対して低ジッタを達成するオートロック回路を用いたPLL
スポンサーリンク
概要
- 論文の詳細を見る
PLLにおいて、プロセスばらつきに対して所望周波数帯を確保し、低ジックを達成することは困難かつ重要である。通信分野において、特に低ジック特性が要求される。今回、ウエハープロセス後のトリミングや外部調整用素子を不要とし、低ジッタを達成するためオートロック回路を備えたPLLを提素する。そして、BiCMOS技術を用いた試作結果を示し、本回路の効果を明らかにする。
- 社団法人電子情報通信学会の論文
- 1996-09-18