6トランジスタSRAMセルの電気的設計の一指針
スポンサーリンク
概要
- 論文の詳細を見る
6トランジスタ(以下、6T)SRAMセルは、電源電圧V_<DD>が低い場合の動作安定性に優れるなど、今後有望である。しかし通常セル面積は大きく、その縮小のために狭_<n^+-p^+>分離なビのプロセス、デバイス技術が適用されている。またここで、各トランジスタのサイズの縮小ができれば更に有効である。電気的設計については、ドライバトランジスタQ_dとアクセストランジスタQ_aとのβの比は3程度が望ましいとの解析例があるが、一方サイズ比が1.33と小さいセルの報告もある。今回我々は、6Tセル内の各パラメータ個別の変動を考慮した簡便な解析と評価を行ない、セル面積のより縮小のための電気的設計の一指針を得た。
- 社団法人電子情報通信学会の論文
- 1996-09-18