プリント基板ノイズ検証システムの開発
スポンサーリンク
概要
- 論文の詳細を見る
近年、プリント基板設計では、パターンの微細化、層数の多層化等の高密度実装化と実装回路部品の高速化が進ことによって、反射ノイズやクロストークノイズに起因する回路の誤動作が増加している。これらのノイズによる回路の誤動作は、プリント基板実装設計期間の長期化と製造コストの増加を招いている。この対策として、これまでにプリント基板実装設計期間の短縮化と製造コストの削減を目的としたノイズ検証システム : ERIC[1]を開発してきた。本論文では、[1]に対し、新たに実装部品特性の自動検索、及び任意の配線パターン形状への対応等の機能追加を行ったので報告する。
- 社団法人電子情報通信学会の論文
- 1995-09-05