MOSFET同期整流用駆動回路
スポンサーリンク
概要
- 論文の詳細を見る
電源回路の整流部損失低減を目的としたMOSFET同期整流において、主スイッチに対する出力側FETの動作の遅れによるスイッチング損失を低減するためのFET駆動回路が検討されている。筆者らはこのようなFET駆動回路として、主スイッチ、整流用FET、および転流用FETをそれぞれ制御する三つの制御信号を同一の三角波と比較し、各々のFET駆動パルス間に一定のデッドタイムを設ける方式を提案した。また、入出力間の絶縁手段としてフォトカプラを用いた実用的なMOSFET同期整流コンバータの試作による良好な実験結果を得たので以下に報告する。
- 社団法人電子情報通信学会の論文
- 1994-09-26
著者
関連論文
- PWM制御とPFM制御による広範囲入力電圧対応電圧トランスコンバータ
- 圧電トランスを用いたAC-DCコンバータ
- B-9-7 圧電トランスコンバータのコモンモードノイズ解析
- 圧電トランスコンバータのノイズ特性
- 直列インダクタによる圧電トランスコンバータの高効率化
- B-9-6 ワールドワイド入力電圧対応 圧電トランスAC-DCコンバータ
- B-9-2 輪郭広がり振動モード圧電トランスを用いたAC-DCコンバータ
- MOSFET同期整流用駆動回路