エラー訂正付きCMOS 6b 400MS/s ADC

スポンサーリンク

概要

• 論文の詳細を見る

• コンパレータを1個追加し、バックグランドでオートゼロを行うCMOS 3V電源6ビット400MS/sフラッシュ型A/D変換器をCMOS開発した。更にサーモメータコードの0-1境界検出後にエラー検出、訂正を行う手法にてアナログ周波数=200MHz, 400MS/s変換動作時でのエラーレートを10E-4から10E-8に改善した。本ADCはPoly=1層、Al=2層、0.35μmCMOSにて製造され、セルサイズは1.6×0.75mmである。消費電力は電源電圧〃3.0V、400MS/s動作時で190mWである。このADCは2クロックの遅延をもってアナログ入力をデジタルに変換する。

• 社団法人電子情報通信学会の論文
• 1998-08-21

著者

• 遠藤 敏朗

  富士通vlsi(株)1lsi開発部

• 塚本 三六

  富士通VLSI(株)第1LSI開発部

• 塚本 三六

  富士通研

• 塚本 三六

  富士通VLSI(株)1LSI開発部

関連論文

• HDD Read Channel LSI用3V電源CMOS 6-bit 200MSample/s A/D変換器 ( アナログ・アナデジLSIおよび一般)
• エラー訂正付きCMOS 6b 400MS/s ADC

スポンサーリンク